top of page

DDR5 Memory VIP

DDR-Xactorは、DDR5 / 4/3、LPDDR3 / 2、RDIMM / LRDIMM、SoCで使用されるDFI-PHY、および外部SDRAMおよびDIMMメモリコンポーネントを使用したDFI-PHY開発者向けの包括的なメモリVIPソリューションポートフォリオです。 包括的な検証とプロトコルおよびタイミングコンプライアンス DDR-Xactorは、100％ネイティブのSystemVerilogとUVMの実装に基づく真に柔軟でオープンなアーキテクチャを利用して、モデル、プロトコルチェッカー、コンプライアンステストスイートの完全なセットを提供します。

​製品構成

  • DDR5 BFMs

  • User Guide

​仕様

​製品名

DDR5 Memory VIP

​サポート言語

SystemVerilog, VHDL

​適合規格

JESED79

​完成度

プロダクション

供給

可能

​機能

  • DDR5メモリモデルは、次のサポートしています

    スピードビン3200、3600、4000

    バースト長×32
    接続テスト
    DDR5リセットおよび初期化シーケンス
    DDR5高速ゼロモード
    CSトレーニング
    トレーニングを読み込み
    プリアンブルトレーニング
    ライトレベリングモード
    書き込み可能トレーニング
    DDR5密度：8Gb、16Gb、32Gb、64Gb
    パターン書き込み機能
    MRSレジスタベースのballot definitions
    DDR5 ZQキャリブレーション
    DDR 5コマンドTruth Table
    セルフリフレッシュパワーダウンモード
    All banks/Same Bank Refresh
    最大節電モード

    マスク書き込み

  • 柔軟でクリプトされていないSystemVerilogはタイミングクラスはすべてのタイミングパラメータをモデル化可能です。

  • DDR5 / 4/3/2（タイプ、ベンダー、密度、スピードグレード、CL / CWL）とランダムDQ / DQSタイミングおよびジッタの間のメモリパラメータの動的ランタイムコンフィギュレーション

  • すべてのDDR5コマンドおよびシーケンス、ODT、ライトレベリング、温度制御、データマスクおよびDBI、ZQキャリブレーション、Gear Down、Row Hammer ACTしきい値、およびジッタおよびライトDQSチェックを含む詳細なタイミングチェックの包括的なプロトコルチェック

  • DLLのオフモード操作、入力クロック周波数の変更、拡張された温度での使用のためにサポートされているオプションのDDRコマンド

  • スパースメモリおよびMRSレジスタのバックドアブロック読み取り/書き込みアクセス

  • アクティブモードとモニタモデルモードをサポート

  • エラーインジェクションのための広範なコールバック

  • トラッカーログモニターにより、MRS構成、メモリコントローラのソースIDマッピング、論理アドレスから物理アドレスへの変換、DDRおよびDIMM全体のトラッカーなどのデバッグが向上します。

  • インターポーザースタイルのパフォーマンスメトリクスと機能カバレッジにより、バス使用率、帯域幅、バンクおよびバンクグループ分析を含むコマンド間コマンドレイテンシ、およびパフォーマンスのボトルネックを分離し、すべての機能モードを検証するために選択されたMRモードが追跡されます。

bottom of page